

Лабораторна робота №6

Проектування суматора

Мета роботи: отримання навичок проектування суматорів на рівні реєстрових передач та з використанням поведінкової моделі мовою опису апаратури.

Зміст:

Короткі теоретичні відомості	1
Однорозрядні суматори	2
Послідовні суматори	3
Паралельні суматори	3
Паралельні суматори з паралельними переносами	3
Завдання для виконання	4
Вимоги до оформлення звіту	7
Контрольні питання	7
Література	7

Короткі теоретичні відомості

Суматор – це схема, яка призначена для підсумовування двох вхідних двійкових n -розрядних кодів. Операція віднімання замінюється додаванням слів у зворотному або додатковому коді. Операції множення та ділення зводяться до реалізації багаторазових додавань та зсувів. Тому суматор є важливим компонентом будь-якого арифметико-логічного пристрою.

Суматор складається із елементарних підсхем, які називаються однорозрядними суматорами. Існують такі класифікації суматорів:

- за кількістю входів:
 - напівсуматори,
 - однорозрядні суматори,
 - багаторозрядні суматори.
- за способом додавання:
 - паралельні – всі розряди операндів надходять одночасно на відповідні входи однорозрядних підсумовуючих схем,
 - послідовні – значення розрядів операндів та переносів, які запам'яталися у попередньому такті, надходять послідовно у напрямку від молодших розрядів до старших на входи одного однорозрядного суматора,
 - паралельно-послідовні – число розбивається на частини (наприклад, байти), розряди байтів надходять на входи підсуматорів (у нашому прикладі – восьмирозрядних суматорів) паралельно (одночасно), а самі групи розрядів (байтів) – послідовно.
- з організації зберігання результатів:
 - комбінаційні – результат операції складання запам'ятовується у регістрі результату,
 - накопичуючі – процес додавання поєднується зі зберіганням результату,
 - комбіновані,
- з організації переносу між розрядами:
 - з послідовним переносом,
 - з наскрізним переносом,
 - з паралельним переносом,
 - з комбінованим переносом,
- за системою числення:
 - позиційні (двійкові, десяткові, двійково-десяткові тощо),
 - непозиційні,

- за розрядністю – залежно від того, скільки розрядні числа можуть додаватися,
- за способом подання негативних чисел,
 - у зворотному коді,
 - у додатковому коді,
- за часом складання:
 - синхронні – це суматори з постійним інтервалом часу, необхідним для складання,
 - асинхронні – це суматори, у яких інтервал часу додавання визначається моментом фактичного закінчення операції.

Однорозрядні суматори

Однорозрядним суматором називається схема, яка виконує додавання значень розрядів X_i та Y_i з урахуванням переносу Z_i з молодшого сусіднього розряду та виробляє на виході функцію результату S_i та переносу P_i до старшого сусіднього розряду. Виходячи з цього визначення, таблиця істинності однорозрядного суматора матиме наступний вигляд.

X_i	Y_i	Z_i	S_i	P_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Рис. 1. Таблиця істинності для однорозрядного суматора.

Мінімізуючи логічний вираз, описаний у таблиці істинності, отримуємо наступні схеми однорозрядних суматорів різних базисів:




Рис. 2. Схеми однорозрядних суматорів у різних базисах: а – у базисі І-НЕ, б – з елементами ВИКЛЮЧНЕ АБО.

Послідовні суматори

Послідовний двійковий багаторозрядний суматор включає n -розрядні зсувні регістри операндів X і Y , регістр результату S , однорозрядний суматор SM і двоступінчастий D -тригер для запам'ятовування переносу. Усі регістри забезпечують одночасний зсув вліво.




Рис. 3. Схема послідовного багаторозрядного суматора.

У послідовному суматорі попарна передача значень розрядів X_i починається з молодших розрядів. Y_i утворюються значення суми S_i і переносу P_i , які записуються відповідно в регістр результату і тригер запам'ятовування переносу одним тактом T_c . Послідовне додавання виконується за стільки тактів, скільки розрядів у числі.

Для підсумовування негативних чисел зручно використовувати додатковий код від'ємного операнда.

Послідовний суматор вимагає мінімальних апаратних витрат, проте тривалість операції додавання пропорційна розрядності операндів. Тому послідовний суматор можна використовувати у відносно повільних пристроях.

Паралельні суматори

Паралельний багаторозрядний суматор містить n однорозрядних схем додавання.




Рис. 4. Схема паралельного чотирирозрядного суматора.

Значення всіх розрядів двох чисел X надходять Y на входи відповідних однорозрядних суматорів паралельно (одночасно). У паралельних суматорах із послідовним переносом значення сигналу переносу P_i передається від розряду до розряду асинхронно. При використанні зворотного коду перенос із найстаршого розряду подається на вхід переносу молодшого розряду колом циклічного переносу. З використанням додаткового коду коло циклічного переносу розривається, а на вхід переносу молодшого розряду подається логічний нуль.

Паралельні суматори з паралельними переносами

Для підвищення швидкодії суматорів використовують n розрядні суматори з паралельними переносами. При цьому суматор розбивається на дві частини: власне схему додавання та схему

вироблення прискорених переносів (СПП). Схема додавання містить n спрощених однорозрядних суматорів SM на три входи і лише на один вихід суми S_i .

Схема прискорених переносів виробляє сигнали переносів P_i одночасно у всіх розрядах на основі рівнянь, які враховують значення змінних X_i як Y_i у даному розряді, так і в попередньому молодшому. Наприклад, перенесення P_i в першому (молодшому) розряді є функцією змінних X_i та Y_i зовнішнього перенесення Z_1 : $P_1 = f(X_1, Y_1, Z_1) = Z_2$.




Рис. 5. Схема чотирирозрядного суматора з паралельними переносами.

Завдання для виконання

1. Написати Verilog -модуль, який реалізовував би функціональність однорозрядного суматора згідно з варіантом.
2. Скласти схему багаторозрядного суматора згідно з варіантом на основі однорозрядних суматорів. Позначити вхідні, вихідні та керуючі сигнали.
3. Скласти Verilog -модуль, що реалізує функціональність цієї схеми.
4. Скласти налагоджувальний стенд, який би виконував всебічну перевірку написаного багаторозрядного модуля суматора.

Номер варіанта	Однорозрядний суматор	Багаторозрядний суматор
1	Використовувати поведінкову модель однорозрядного суматора	8-розрядний послідовний суматор
2	Використовувати поведінкову модель однорозрядного суматора	8-розрядний послідовний віднімач а зворотному коді
3	Використовувати поведінкову модель однорозрядного суматора	8-розрядний послідовний віднімач у додатковому коді
4	Використовувати поведінкову модель однорозрядного суматора	6-розрядний паралельний суматор
5	Використовувати поведінкову модель однорозрядного суматора	6-розрядний паралельний віднімач у зворотному коді
6	Використовувати поведінкову модель однорозрядного суматора	6-розрядний паралельний віднімач у додатковому коді

Номер варіанта	Однорозрядний суматор	Багаторозрядний суматор
7	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	8-розрядний послідовний суматор
8	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	8-розрядний послідовний віднімач а зворотному кодї
9	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	8-розрядний послідовний віднімач у додатковому кодї
10	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	6-розрядний паралельний суматор
11	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	6-розрядний паралельний віднімач у зворотному кодї
12	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	6-розрядний паралельний віднімач у додатковому кодї
13	Використовувати поведінкову модель однорозрядного суматора	10-розрядний послідовний суматор
14	Використовувати поведінкову модель однорозрядного суматора	10-розрядний послідовний віднімач а зворотному кодї
15	Використовувати поведінкову модель однорозрядного суматора	10-розрядний послідовний віднімач у додатковому кодї
16	Використовувати поведінкову модель однорозрядного суматора	8-розрядний паралельний суматор
17	Використовувати поведінкову модель однорозрядного суматора	8-розрядний паралельний віднімач у зворотному кодї
18	Використовувати поведінкову модель однорозрядного суматора	8-розрядний паралельний віднімач у додатковому кодї
19	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	10-розрядний послідовний суматор
20	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	10-розрядний послідовний віднімач а зворотному кодї
21	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	10-розрядний послідовний віднімач у додатковому кодї
22	Використовувати модель на рівні реєстрових передач під час	8-розрядний паралельний суматор

Номер варіанта	Однорозрядний суматор	Багаторозрядний суматор
	написання однорозрядного суматора.	
23	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	8-розрядний паралельний віднімач у зворотному коді
24	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	8-розрядний паралельний віднімач у додатковому коді
25	Використовувати поведінкову модель однорозрядного суматора	7-розрядний послідовний суматор
26	Використовувати поведінкову модель однорозрядного суматора	7-розрядний послідовний віднімач а зворотному коді
27	Використовувати поведінкову модель однорозрядного суматора	7-розрядний послідовний віднімач у додатковому коді
28	Використовувати поведінкову модель однорозрядного суматора	5-розрядний паралельний суматор
29	Використовувати поведінкову модель однорозрядного суматора	5-розрядний паралельний віднімач у зворотному коді
30	Використовувати поведінкову модель однорозрядного суматора	5-розрядний паралельний віднімач у додатковому коді
31	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	7-розрядний послідовний суматор
32	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	7-розрядний послідовний віднімач а зворотному коді
33	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	7-розрядний послідовний віднімач у додатковому коді
34	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	5-розрядний паралельний суматор
35	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	5-розрядний паралельний віднімач у зворотному коді
36	Використовувати модель на рівні реєстрових передач під час написання однорозрядного суматора.	5-розрядний паралельний віднімач у додатковому коді
37	Використовувати поведінкову модель однорозрядного суматора	9-розрядний послідовний суматор
38	Використовувати поведінкову модель однорозрядного суматора	9-розрядний послідовний віднімач а зворотному коді

Номер варіанта	Однорозрядний суматор	Багаторозрядний суматор
39	Використовувати поведінкову модель однорозрядного суматора	9-розрядний послідовний віднімач у додатковому коді
40	Використовувати поведінкову модель однорозрядного суматора	7-розрядний паралельний суматор

Примітка: якщо у варіанті явно не вказано будь-який параметр суматора, він може вибиратися студентом на його розсуд.

Вимоги до оформлення звіту

1. Протокол оформляється кожним студентом групи окремо.
2. Протокол повинен містити:
 - a. Титульна сторінка.
 - b. Завдання згідно з варіантом.
 - c. Схему багаторозрядного суматора згідно з варіантом.
 - d. Лістинги модулів та перевірконого стенду до даної схеми.
 - e. Результати моделювання – результати виведення на екран та часові діаграми.
 - f. Висновки про виконану роботу.
3. Захист роботи проводиться кожним студентом персонально.

Контрольні питання

1. Що таке суматор?
2. Які класифікації суматорів вам відомі?
3. Намалюйте схему та поясніть принцип роботи послідовного суматора.
4. Намалюйте схему та поясніть принцип роботи паралельного суматора.
5. Які принципові переваги та недоліки мають послідовні та паралельні суматори?

Література

1. Ю.П. Кондратенко, В.В. Мохор, С.А. Сидоренко, Verilog - HDL для моделювання та синтезу цифрових електронних схем.
2. Н.П. Бабич, І.А. Жуков, Комп'ютерна схемотехніка. Методи побудови та проектування.